SchemaHD 4+

Name: SchemaHD
Rating: 3 (2 reviews)
Author: Yasuaki Iwasaki

回路図からVerilog HDL生成とシミュレーションが可‪能‬

Yasuaki Iwasaki

iPad対応

- 3.0 • 2件の評価

- 無料
- アプリ内課金があります

iPadスクリーンショット

説明

FPGAはVerilog,VHDLなどの言語により生成されたコンフィギュレーション・ビットストリームにより動的に論理回路を生成できます。
生成された論理回路は通信データなどで変更する事は出来ません。
ですのでCPUで問題となるハッキングなどによる攻撃で任意の命令を実行される事がなく非常に安全です。
また、生成された論理回路は全てが同時に動作していますので最高性能の並列処理が行われています。
コンフィギュレーション・ビットストリームによる論理回路の生成も非常に高速で行う事が出来ます。
CPUで行う事ができる処理の殆どはFPGAだけで行う事が出来ます。
高度なセキュリティと最高のパーフォマンスを備えたFPGAは現代に最適なデバイスです。
ですが、Verilog,VHDLなどの言語の習得にはかなりの努力が必要となります。
C/C++からの高位合成などの方法も有りますが#pragmaなどにより多くの調整が必要となるうえ、FPGAの能力を最大限に発揮させる事はできません。
FPGAの能力を最大限に発揮させ更に開発者の生産性向上を図るには「プログラミング言語」では無く「回路図」が必要です。
回路図であれば一目で全体を把握できますし、並列処理を完璧に表現する事が出来ます。

SchemaHDは論理回路の回路図を描く事でVerilog HDLの生成とシミュレーションを行う事ができます。
作成した回路図は直ぐに別の回路図で使用出来ます。
配線もタッチ操作で簡単に行う事が出来ます。
端子にはインターフェースの概念を採用していますのでAXIバスなどの構造化されたものも使用できます。
正論理・負論理やクロック、リセットなどの特徴的な配線もインターフェースで識別可能で、インターフェースが異なる端子は接続できない様になっています。
作成された回路図やインターフェースはJSONファイルとして入出力出来ますので他のアプリケーションとの連携も容易です。
回路図から生成されるVerilog HDLには端子名やインスタンス名などのコメントが入っていますので問題発生時の対応が容易です。
ネットワーク接続を必要としませんので情報漏洩防止にも有効です。
現時点では簡易的なシミュレーションを提供していますが、早期に機能強化を行う予定です。