VHDL Ref
參考
$90.00 · 專為 iPad 設計
A quick reference manual for the two most popular Hardware Description Languages (HDL): VHDL and Verilog. This app is written by engineers, for engineers. For every construct in VHDL, provides the equivalent in Verilog, and vice-versa. Experienced custom digital logic designer for FPGA or ASIC? Electrical engineering student just learning the ropes? This app is for you.
+ Searchable dictionary of every keyword, operator, and data type for both languages.
+ Handbook provides simple example for every single reference
+ Common functions in each language
+ All pre-defined attributes for VHDL
+ All primitive gates and drive strengths for Verilog
+ Filter by language (VHDL, Verilog, or both)
+ Filter by language elements (keywords, operators, attributes, data types, etc.)
評分與評論
此 App 尚未收到足夠的評分或評論，無法顯示概覽。
Minor update for new iOS.
開發者squishLogic指出App的隱私權實務可能包含下方描述的資料處理。如需更多資訊，請參閱 開發者的隱私權政策 。
不收集資料
開發者不會從這個 App 收集任何資料。
輔助使用
開發者尚未表示此 App 支援的輔助使用功能。 進一步瞭解
資訊
- 供應商
- squishLogic LLC
- 大小
- 1.3 MB
- 類別
- 參考
- 相容性
需要 iOS 14.0 或以上版本。
- iPhone
需要 iOS 14.0 或以上版本。 - iPad
需要 iPadOS 14.0 或以上版本。 - iPod touch
需要 iOS 14.0 或以上版本。 - Mac
需要 macOS 11.0（或以上版本）以及配備 Apple M1（或以上版本）晶片的 Mac。 - Apple Vision
需要 visionOS 1.0 或以上版本。
- 語言
- 英文
- 年齡分級
4+
- 4+
- 版權
- © 2023 squishLogic LLC
